基于mc生成sram的经典AHB-SRAM设计 基于 AHB 的 sram 设计框架图显示如下: AHB总线传输协议之没有等待状态的单个读写操作: AHB总线传输协议之有等待状态的单个读写操作: AHB总线传输协议之连续读写操作: hsize控制读写数据位宽与数据深度(默认位宽为32bit，深度为2^14) 当hsize为2'b00时，数据位宽为8bit，数据深度为2^16 当hsize为2'b01时，数据位宽为16bit，数据深度为2^15 当hsize为2'b10时，数据位宽为32bit，数据深度为2^14
