-
Notifications
You must be signed in to change notification settings - Fork 0
/
olive_std_top.v
381 lines (300 loc) · 11.5 KB
/
olive_std_top.v
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
// ===================================================================
// TITLE : PERIDOT Piccolo Standard configuration - 'Olive'
//
// DEGISN : S.OSAFUNE (J-7SYSTEM WORKS LIMITED)
// DATE : 2015/05/15 -> 2015/05/23
// UPDATE : 2017/03/17
//
// ===================================================================
// *******************************************************************
// (C)2015-2017, J-7SYSTEM WORKS LIMITED. All rights Reserved.
//
// * This module is a free sourcecode and there is NO WARRANTY.
// * No restriction on use. You can use, modify and redistribute it
// for personal, non-profit or commercial products UNDER YOUR
// RESPONSIBILITY.
// * Redistributions of source code must retain the above copyright
// notice.
// *******************************************************************
module olive_std_top(
// clk and system reset
input wire CLOCK_50,
input wire RESET_N, // PIO19
// Interface: Host communication
input wire RXD, // PIO0
output wire TXD, // PIO1
// Interface: SDRAM
output wire SDRCLK_OUT,
output wire SDR_CKE,
output wire SDR_CS_N,
output wire SDR_RAS_N,
output wire SDR_CAS_N,
output wire SDR_WE_N,
output wire [11:0] SDR_A,
output wire [1:0] SDR_BA,
inout wire [15:0] SDR_DQ,
output wire [1:0] SDR_DQM,
// Interface: On board SPI-Flash
output wire SPI_SS_N,
output wire SPI_SCK,
output wire SPI_MOSI,
input wire SPI_MISO,
// GPIO
inout wire [29:0] D, // PIO2-17,PIO20-33
// LED
output wire LED // LED:On board
);
/* ===== 外部変更可能パラメータ ========== */
/* ----- 内部パラメータ ------------------ */
/* ※以降のパラメータ宣言は禁止※ */
/* ===== ノード宣言 ====================== */
/* 内部は全て正論理リセットとする。ここで定義していないノードの使用は禁止 */
wire reset_sig = ~RESET_N; // モジュール内部駆動非同期リセット
/* 内部は全て正エッジ駆動とする。ここで定義していないクロックノードの使用は禁止 */
wire clock_sig = CLOCK_50; // モジュール内部駆動クロック
wire qsys_reset_n_sig;
wire clock_core_sig;
wire clock_peri_sig;
wire cpureset_sig;
wire [0:0] led_sig;
wire pfc_clock_sig;
wire pfc_reset_sig;
wire [36:0] pfc_cmd_sig;
wire [31:0] pfc_resp_sig;
wire pfc_bank0_write_sig;
wire [31:0] pfc_bank0_readdata_sig;
wire pfc_bank1_write_sig;
wire [31:0] pfc_bank1_readdata_sig;
wire pfc_bank2_write_sig;
wire [31:0] pfc_bank2_readdata_sig;
wire pfc_bank3_write_sig;
wire [31:0] pfc_bank3_readdata_sig;
wire [7:0] pfc_bank0_din_sig, pfc_bank0_pin_through_sig;
wire [5:0] pfc_bank0_aux_in_sig;
wire [7:0] pfc_bank1_din_sig, pfc_bank1_pin_through_sig;
wire [5:0] pfc_bank1_aux_in_sig;
wire [7:0] pfc_bank2_din_sig, pfc_bank2_pin_through_sig;
wire [5:0] pfc_bank2_aux_in_sig;
wire [7:0] pfc_bank3_din_sig, pfc_bank3_pin_through_sig;
wire [5:0] pfc_bank3_aux_in_sig;
wire uart0_rxd_sig, uart0_txd_sig, uart0_rts_n_sig, uart0_cts_n_sig;
wire uart1_rxd_sig, uart1_txd_sig, uart1_rts_n_sig, uart1_cts_n_sig;
wire i2c_scl_in_sig,i2c_scl_oe_sig, i2c_sda_in_sig,i2c_sda_oe_sig;
wire spi_ss_n_sig, spi_sclk_sig, spi_mosi_sig, ss_miso_sig;
wire [7:0] servo_sig, analog_sig;
/* ※以降のwire、reg宣言は禁止※ */
/* ===== テスト記述 ============== */
/* ===== モジュール構造記述 ============== */
///// PLLとQsysコアのインスタンス /////
syspll
u0 (
.areset (reset_sig),
.inclk0 (clock_sig),
.c0 (SDRCLK_OUT),
.c1 (clock_core_sig),
.c2 (clock_peri_sig),
.locked (qsys_reset_n_sig)
);
olive_std_core
u1 (
.reset_reset_n (qsys_reset_n_sig), // reset.reset_n
.clk_100m_clk (clock_core_sig), // clk_100m.clk
.clk_40m_clk (clock_peri_sig), // clk_40m.clk
.hostuart_rxd (RXD), // hostuart.rxd
.hostuart_txd (TXD), // .txd
.nios2_cpu_resetrequest (1'b0), // nios2.cpu_resetrequest <-- NiosIIのバストランザクションを完了させるリセット要求
.nios2_cpu_resettaken (), // .cpu_resettaken
.sdr_addr (SDR_A), // sdr.addr
.sdr_ba (SDR_BA), // .ba
.sdr_cs_n (SDR_CS_N), // .cs_n
.sdr_ras_n (SDR_RAS_N), // .ras_n
.sdr_cas_n (SDR_CAS_N), // .cas_n
.sdr_we_n (SDR_WE_N), // .we_n
.sdr_dq (SDR_DQ), // .dq
.sdr_dqm (SDR_DQM), // .dqm
.sdr_cke (SDR_CKE), // .cke
.led_export (led_sig), // led.export
.epcs_ss_n (SPI_SS_N), // epcs.ss_n
.epcs_sclk (SPI_SCK), // .sclk
.epcs_mosi (SPI_MOSI), // .mosi
.epcs_miso (SPI_MISO), // .miso
.pfcif_pfc_clk (pfc_clock_sig), // pfcif.pfc_clk
.pfcif_pfc_reset (pfc_reset_sig), // .pfc_reset
.pfcif_cmd (pfc_cmd_sig), // .cmd
.pfcif_resp (pfc_resp_sig), // .resp
.uart0_rxd (uart0_rxd_sig), // uart0.rxd
.uart0_txd (uart0_txd_sig), // .txd
.uart0_cts_n (uart0_cts_n_sig), // .cts_n
.uart0_rts_n (uart0_rts_n_sig), // .rts_n
.uart1_rxd (uart1_rxd_sig), // uart1.rxd
.uart1_txd (uart1_txd_sig), // .txd
.uart1_cts_n (uart1_cts_n_sig), // .cts_n
.uart1_rts_n (uart1_rts_n_sig), // .rts_n
.i2c_scl (i2c_scl_in_sig), // i2c.scl
.i2c_scl_oe (i2c_scl_oe_sig), // .scl_oe
.i2c_sda (i2c_sda_in_sig), // .sda
.i2c_sda_oe (i2c_sda_oe_sig), // .sda_oe
.spi_ss_n (spi_ss_n_sig), // spi.ss_n
.spi_sclk (spi_sclk_sig), // .sclk
.spi_mosi (spi_mosi_sig), // .mosi
.spi_miso (spi_miso_sig), // .miso
.servo_pwm (servo_sig), // servo.pwm
.servo_dsm (analog_sig) // .dsm
);
assign LED = led_sig[0];
///// ピンファンクションコントローラ接続 /////
assign pfc_resp_sig =
(pfc_cmd_sig[35:34] == 2'd0)? pfc_bank0_readdata_sig :
(pfc_cmd_sig[35:34] == 2'd1)? pfc_bank1_readdata_sig :
(pfc_cmd_sig[35:34] == 2'd2)? pfc_bank2_readdata_sig :
(pfc_cmd_sig[35:34] == 2'd3)? pfc_bank3_readdata_sig :
{32{1'bx}};
assign pfc_bank0_write_sig = (pfc_cmd_sig[35:34] == 2'd0)? pfc_cmd_sig[36] : 1'b0;
assign pfc_bank1_write_sig = (pfc_cmd_sig[35:34] == 2'd1)? pfc_cmd_sig[36] : 1'b0;
assign pfc_bank2_write_sig = (pfc_cmd_sig[35:34] == 2'd2)? pfc_cmd_sig[36] : 1'b0;
assign pfc_bank3_write_sig = (pfc_cmd_sig[35:34] == 2'd3)? pfc_cmd_sig[36] : 1'b0;
///// ピンファンクションコントローラのインスタンス /////
// BANK0: D7 - D0
assign uart1_rxd_sig = pfc_bank0_din_sig[7];
assign uart0_rxd_sig = pfc_bank0_din_sig[6];
assign uart1_cts_n_sig = pfc_bank0_din_sig[3];
assign uart0_cts_n_sig = pfc_bank0_din_sig[2];
peridot_pfc #(
.PIN_WIDTH ( 8 ), // output port width :1-8
.DEFAULT_PINREGS ( 32'h00000000 ), // init pinreg value
.DEFAULT_FUNCREGS ( 32'h00000000 ) // init funcreg value
)
u_pfc0 (
.coe_pin (D[7:0]),
.csi_clk (pfc_clock_sig),
.rsi_reset (pfc_reset_sig),
.avs_address (pfc_cmd_sig[33:32]),
.avs_read (1'b1),
.avs_readdata (pfc_bank0_readdata_sig),
.avs_write (pfc_bank0_write_sig),
.avs_writedata (pfc_cmd_sig[31:0]),
.coe_pin_through (pfc_bank0_pin_through_sig),
.coe_pin_aux_in (pfc_bank1_pin_through_sig[5:0]), // aux input D13-D8
.coe_function_din (pfc_bank0_din_sig),
.coe_function_dout ({
uart1_txd_sig, // func7 dout
uart0_txd_sig, // func6 dout
1'b0, // func5 dout
1'b0, // func4 dout
uart1_rts_n_sig, // func3 dout
uart0_rts_n_sig, // func2 dout
1'bx, // func1 dout
1'bx // func0 dout
}),
.coe_function_oe ({
1'b1, // func7 oe
1'b1, // func6 oe
i2c_sda_oe_sig, // func5 oe
i2c_scl_oe_sig, // func4 oe
1'b1, // func3 oe
1'b1, // func2 oe
1'b0, // func1 oe
1'b0 // func0 oe
}),
.coe_function_aux0 (servo_sig),
.coe_function_aux1 ({8{1'bx}}),
.coe_function_aux2 ({8{1'bx}}),
.coe_function_aux3 ({8{1'bx}})
);
// BANK1: D15 - D8
assign i2c_sda_in_sig = pfc_bank1_din_sig[5];
assign i2c_scl_in_sig = pfc_bank1_din_sig[4];
assign spi_miso_sig = pfc_bank1_din_sig [0];
peridot_pfc #(
.PIN_WIDTH ( 8 ), // output port width :1-8
.DEFAULT_PINREGS ( 32'h00000000 ), // init pinreg value
.DEFAULT_FUNCREGS ( 32'h00110000 ) // init funcreg value
)
u_pfc1 (
.coe_pin (D[15:8]),
.csi_clk (pfc_clock_sig),
.rsi_reset (pfc_reset_sig),
.avs_address (pfc_cmd_sig[33:32]),
.avs_read (1'b1),
.avs_readdata (pfc_bank1_readdata_sig),
.avs_write (pfc_bank1_write_sig),
.avs_writedata (pfc_cmd_sig[31:0]),
.coe_pin_through (pfc_bank1_pin_through_sig),
.coe_pin_aux_in (pfc_bank0_pin_through_sig[7:2]), // aux input D7-D2
.coe_function_din (pfc_bank1_din_sig),
.coe_function_dout ({
uart1_txd_sig, // func7 dout
uart0_txd_sig, // func6 dout
1'b0, // func5 dout
1'b0, // func4 dout
spi_ss_n_sig, // func3 dout
spi_sclk_sig, // func2 dout
spi_mosi_sig, // func1 dout
1'bx // func0 dout
}),
.coe_function_oe ({
1'b1, // func7 oe
1'b1, // func6 oe
i2c_sda_oe_sig, // func5 oe
i2c_scl_oe_sig, // func4 oe
1'b1, // func3 oe
1'b1, // func2 oe
1'b1, // func1 oe
1'b0 // func0 oe
}),
.coe_function_aux0 (servo_sig),
.coe_function_aux1 ({8{1'bx}}),
.coe_function_aux2 ({8{1'bx}}),
.coe_function_aux3 ({8{1'bx}})
);
// BANK2: D21 - D16
peridot_pfc #(
.PIN_WIDTH ( 6 ), // output port width :1-8
.DEFAULT_PINREGS ( 32'h00000000 ), // init pinreg value
.DEFAULT_FUNCREGS ( 32'h00000000 ) // init funcreg value
)
u_pfc2 (
.coe_pin (D[21:16]),
.csi_clk (pfc_clock_sig),
.rsi_reset (pfc_reset_sig),
.avs_address (pfc_cmd_sig[33:32]),
.avs_read (1'b1),
.avs_readdata (pfc_bank2_readdata_sig),
.avs_write (pfc_bank2_write_sig),
.avs_writedata (pfc_cmd_sig[31:0]),
.coe_pin_through (),
.coe_pin_aux_in ({6{1'bx}}),
.coe_function_din (),
.coe_function_dout ({8{1'bx}}),
.coe_function_oe ({8{1'b0}}),
.coe_function_aux0 ({{2{1'bx}}, servo_sig[5:0]}),
.coe_function_aux1 ({{2{1'bx}}, analog_sig[5:0]}),
.coe_function_aux2 ({8{1'bx}}),
.coe_function_aux3 ({8{1'bx}})
);
// BANK3: D29 - D22
peridot_pfc #(
.PIN_WIDTH ( 8 ), // output port width :1-8
.DEFAULT_PINREGS ( 32'h00000000 ), // init pinreg value
.DEFAULT_FUNCREGS ( 32'h00000000 ) // init funcreg value
)
u_pfc3 (
.coe_pin (D[29:22]),
.csi_clk (pfc_clock_sig),
.rsi_reset (pfc_reset_sig),
.avs_address (pfc_cmd_sig[33:32]),
.avs_read (1'b1),
.avs_readdata (pfc_bank3_readdata_sig),
.avs_write (pfc_bank3_write_sig),
.avs_writedata (pfc_cmd_sig[31:0]),
.coe_pin_through (),
.coe_pin_aux_in ({6{1'bx}}),
.coe_function_din (),
.coe_function_dout ({8{1'bx}}),
.coe_function_oe ({8{1'b0}}),
.coe_function_aux0 ({8{1'bx}}),
.coe_function_aux1 ({8{1'bx}}),
.coe_function_aux2 ({8{1'bx}}),
.coe_function_aux3 ({8{1'bx}})
);
endmodule