Implementación en verilog de un módulo de conversión BCD y codificación a 7 segmentos como parte del segundo trabajo práctico de la asignatura Arquitectura de Computadoras.
-
Notifications
You must be signed in to change notification settings - Fork 0
estebandres/ARQ_TP2_7SEG
Folders and files
| Name | Name | Last commit message | Last commit date | |
|---|---|---|---|---|
Repository files navigation
About
Implementación en verilog de un módulo de conversión BCD y codificación a 7 segmentos como parte del segundo trabajo práctico de la asignatura Arquitectura de Computadoras.
Resources
Stars
Watchers
Forks
Releases
No releases published
Packages 0
No packages published